1.PTC0-PTC4,PTF0-PTF3管脚的电流驱动能力20mA，其它管脚电流驱动能力为10mA。

2.设计时要有Vdd/Vss，Vdda/Vssa和Vddad/Vssad（内部与Vrefh和Vrefl相连）的三套电源系统和相应的去藕电容。即在板子上5V电源输入时要用磁珠隔离。

3.未用管脚的处理：
a.设置为输出并通过电阻拉高和拉低
b.设置为输入并使能内部上拉
c.设置为输入并使用上拉或下拉电阻拉高或拉低

4.ADC模块：以CGMXCLK或内部总线时钟为输入时钟（通过ADICLK来选择）
a.可以通过设置ADIV2-ADIV0来设置1、2、4、8、16次分频
b.GR60A的ADC时钟设为1MHz。

5.CGM时钟发生器模块：产生两种时钟：CGMXCLK和CGMOUT(CGMOUT是），
CGMXCLK：由振荡器模块产生
CGMRCLK：经缓冲器输出的CGMXCLK，作为PLL的参考时钟
CGMVCLK：可编程的VCO频率时钟
CGMOUT：CGMXCLK的二分频或CGMVCLK的二分频，提供系统时钟
总线时钟：CGMOUT的二分频，最大8M